PK10全天计划网页版歡迎您的到來!

世紀電源網社區logo
社區
Datasheet
標題
返回頂部
精華
討論 技術經驗

PCB布局走線經驗交流

  [復制鏈接]
查看: 33973 |回復: 308
1
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 11:59:41
現在,IC的技術資料,PDF 都會給出很明確的原理說明,每個管腳的指標也會在PDF里給出詳細的資料,甚至典型的電路原理圖及參數都會給出或在網上查到,但是,無論原理了解的怎么透徹,PCB卻是基本上我們每個電路設計工程師都需要自己繪制的。那么如何繪制一個合理的PCB,可以說是電源設計工程師的一項基礎要求。

收藏收藏173
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-4-27 12:58:29
 
很好的主題,看看學習一下,有疑問處還請版主不吝指教。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 13:04:49
 
不敢,論壇是交流的地方,交流時相互的,我至少不會揣著明白裝糊涂。不會的我絕對承認,錯了的也絕對認錯。錯了沒什么,改正即可,不知道也沒什么,學習即可。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-27 12:58:50
 
搶個版主的潑發。學習
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 13:03:04
 
從在學校用tango學會繪制PCB開始,到在公司繪制自己的第一塊PCB,都已經過去20年了,從第一塊PCB做回板子來后飛的線比板子上畫的線還多,到現在的板子上電就可以正常工作,從各方面都學了很多,也經歷過很多的挫折,在這里有一些遇到的問題及一點個人的經驗寫出來,與大家相互交流,只是個人理解也許有很多不正確的地方,希望大家多多指點。

井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-4-27 13:09:18
 
搬個板凳來聽王工講課。
lostworld1978
  • 積分:31
  • |
  • 主題:0
  • |
  • 帖子:9
積分:31
LV1
本網技工
  • 2018-10-13 16:26:44
 
tango畫PCB
這絕對是老前輩??!
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2018-10-13 16:50:59
 
知道tango的,也是前輩了,呵呵。我畢業的時候,TANGO就沒多少用的了。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 13:08:22
 
1、高低壓之間布線的距離:
電源輸入整流后,電壓高達300-400V,在PCB布局的時候,一定要考慮這個正負母線之間的絕緣距離的問題,提到這個問題,可能大家都會想到,但真正布線的時候,有時候可能考慮不周或一時失誤,小的失誤都會造成不可預料的后果。
下面這個圖是當時做多路均衡時候布的一個PCB板,應該是5年前的時候的事了,一個很普通的反激電路,MOS管S極出來后經過取樣電阻R25接地。一塊板上有8路均衡,共調試10臺也就是80個反激模塊,都沒問題,但老化時候有一臺電阻R25燒毀,后來分析打火位置,是因為在R25的下端PCB布線是母線的正,也就是說,電阻管腳連接在是母線負,而外殼下端是母線正,當電阻外殼與正極絕緣不夠時,自然是絕緣擊穿,電阻燒毀了。所以在這種高壓走線時,不僅僅要考慮線與線之家的距離,還要考慮由于器件的存在導致的距離不夠的問題。
象這個問題解決也很簡單,重新布線,將正反走線對調即可,也就是母線正端走線從PCB背面走,這樣就可以了

未命名.JPG (85.53 KB, 下載次數: 176)

未命名.JPG
井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-4-27 13:13:01
 
同樣的問題遇到過多起,特別是電解電容的外殼與其下面的布線。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 13:37:15
 
電解電容這個東西,我也沒弄明白,到底管腳周圍該怎么走線,我有時候也如下圖所示進行走線,個人感覺不是很妥,但也沒出過問題。(這是450V470uF的電容)

未命名.JPG (49.6 KB, 下載次數: 192)

未命名.JPG
井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-4-27 14:23:40
 
多腳的羊角電容的引腳有和外殼相連的,是負極還是正極,記不清楚了。還有就是羊角電容的引腳比較大,且偏心,容易忽視。
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-1 11:48:36
 
一般電容外殼是不接地的。
h8f10
  • h8f10
  • 離線
  • LV8
  • 副總工程師
  • 積分:3144
  • |
  • 主題:10
  • |
  • 帖子:748
積分:3144
LV8
副總工程師
  • 2017-5-27 23:47:48
 
外殼不接地,但由于電解質的原因,我們通常認為其為負;
牛角電容的話,引腳的地方很粗,鋪銅時需要避開,為避免忘記,可以像下面這樣,把封裝相應位置做一個點

2017-05-27_234551.png (25.86 KB, 下載次數: 143)

電解

電解
temp4201
  • 積分:3285
  • |
  • 主題:7
  • |
  • 帖子:115
積分:3285
LV8
副總工程師
  • 2017-8-8 17:57:18
 
這個問題好像很容易被忽視
藍圖
  • 藍圖
  • 離線
  • LV8
  • 副總工程師
  • 積分:2967
  • |
  • 主題:11
  • |
  • 帖子:369
積分:2967
LV8
副總工程師
  • 2018-2-28 20:12:07
 
新手很容易忽視,加強記憶下
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 07:47:33
 
還有一個情況跟這個類似,即如果在頂層和底層的板邊分別布高低壓走線的話要留空隙,不然距離不夠。經??吹降鼐€布完板邊的。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 08:23:06
 
這個是爬電距離不夠,有時候同樣的設備在北方沒問題,到南方就頻繁出問題,這個也碰到過。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-4-28 08:54:38
 
也有反過來的,南方沒問題,北方老出問題。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 10:30:58
 
現在的IC,工作范圍都比較寬,因此南北方的環境基本都可以適應的,除非是用于戶外的設備,這樣溫度變化比較大,可能會出現問題。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-4-28 10:43:25
 
只要哪方面不注意,總會有點問題的。
qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-4-28 08:58:43
 
南方天氣潮濕,距離不夠,死的很難看



liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 09:43:28
 
難得這么多版主在分享經驗。
lclbf
  • lclbf
  • 離線
  • LV8
  • 副總工程師
  • 積分:4800
  • |
  • 主題:34
  • |
  • 帖子:684
積分:4800
LV8
副總工程師
  • 2017-4-30 09:03:34
 
看來細節決定成敗,雙面板電解電容下面(頂層)也不要走正極線。
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-11-16 08:57:10
 
有必要嗎?
石川殷水驥
  • 積分:200
  • |
  • 主題:1
  • |
  • 帖子:19
積分:200
LV3
助理工程師
  • 2017-5-3 09:35:42
 
如果PCB成型了可以在那個電阻上套個熱縮套管,之前也是遇到過這樣的問題
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-3 10:17:04
 
我是起高一定距離處理的。
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-5-23 10:18:00
 
加強絕緣啊,但是電阻的散熱你考慮了嗎,老化會出問題的,考慮好間隙和爬電,三防一下就沒有問題了
bdfengf
  • 積分:201
  • |
  • 主題:8
  • |
  • 帖子:21
積分:201
LV3
助理工程師
  • 2017-11-18 11:11:11
 
三防是指?


sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-11-27 09:00:55
 
噴三防漆
wzk0752
  • 積分:133
  • |
  • 主題:2
  • |
  • 帖子:17
積分:133
LV2
本網技師
  • 2017-12-20 09:44:39
 
用的是哪個牌子的三防漆?能說下嗎?謝謝

gxg1122
  • 積分:7470
  • |
  • 主題:41
  • |
  • 帖子:1219
積分:7470
LV8
副總工程師
  • 2017-5-15 16:25:52
 
版主這個舉例很不錯,實實在在的經驗分享
asimilar
  • 積分:2523
  • |
  • 主題:6
  • |
  • 帖子:131
積分:2523
LV8
副總工程師
  • 2017-5-18 11:58:50
 
可以不用修改PCB,將電阻進行懸空處理
zhaoyg0825
  • 積分:1348
  • |
  • 主題:41
  • |
  • 帖子:300
積分:1348
LV6
高級工程師
  • 2019-5-7 08:53:01
  • 倒數8
 
對懸空后 電氣絕緣間距就夠了 ,擔心 管腳腿固定不牢靠,擠點704
bbb168
  • 積分:157
  • |
  • 主題:0
  • |
  • 帖子:15
積分:157
LV2
本網技師
  • 2018-11-26 19:41:14
 
學習學習。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-4-27 13:32:35
 
嗯,PCB這個東西,說起來好像連完線就成了。
但實際上要考慮的東西還不少。
gxg1122
  • 積分:7470
  • |
  • 主題:41
  • |
  • 帖子:1219
積分:7470
LV8
副總工程師
  • 2017-5-15 16:28:04
 
同意這個說法,不僅僅是線連接完了就好了。需要考慮的細節很多的,潛在危險也很多的。經驗活。
盛開的色拉醬
  • 積分:580
  • |
  • 主題:4
  • |
  • 帖子:70
積分:580
LV6
高級工程師
  • 2018-6-7 15:47:45
 
贊同!
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-27 14:03:26
 
類似的問題,還碰到過一次,更是折騰的夠嗆,設備調試完成后,高溫、低溫、振動等等都試驗完成了沒有問題,唯獨由于條件限制,沒有進行低氣壓試驗,當達到用戶進行低氣壓試驗時,模擬20KM高空,工作10分鐘不到,PCB覆銅直接燒毀,幸虧PCB熔斷后是斷路而沒有短路,否則電池短路后果更不可想象。最終分析的后果也是因為沒考慮到低氣壓下絕緣擊穿的問題。

lclbf
  • lclbf
  • 離線
  • LV8
  • 副總工程師
  • 積分:4800
  • |
  • 主題:34
  • |
  • 帖子:684
積分:4800
LV8
副總工程師
  • 2017-4-30 09:06:14
 
是不是也是PCB銅皮距離不夠造成的?
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-1 20:03:21
 
怎么說呢,也是距離不夠的原因造成的,在PCB板上焊接了一個DC-DC電源模塊,電源模塊的外殼是金屬的,然后在這個金屬外殼的下端走了一根導線,是與電池組的B+相連的,另有一根導線接在DC-DC上,是電池組的B-,在正常氣壓下,兩根走線之間耐壓1500V DC沒問題,但在低氣壓下(也沒法測試,只能計算的),距離就不太夠了。
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-28 21:43:44
 
實際壓差有那么高嗎?
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-11-29 10:18:57
 
電池組電壓300多付?但在低氣壓下,爬電距離還是耐壓什么的是減小很多的。記得當時翻了好多資料,歸零報告是很麻煩的。
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-1 11:26:25
 
所以現在有些電源寫了要求海拔5千米
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-1 19:58:28
 
這個5000米,主要是基于電解電容還是隨高度升高爬電距離降低這個原因呢?

westbrook
  • 積分:4455
  • |
  • 主題:9
  • |
  • 帖子:1034
積分:4455
LV8
副總工程師
  • 2017-5-12 12:28:54
 
我覺得是模塊的熱問題,模塊在海拔高度越高的情況下,熱應力會加劇,進而影響可靠性。我們之前模擬低氣壓主要是測試熱應力要滿足要求。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-13 08:12:34
 
不太清楚,最初一直以為是電解電容的問題,后來問電容廠家,好像也沒什么問題。
westbrook
  • 積分:4455
  • |
  • 主題:9
  • |
  • 帖子:1034
積分:4455
LV8
副總工程師
  • 2017-5-18 12:17:39
 
在低氣壓條件下測試(模擬高海拔),功率器件的溫升普遍比常壓情況下要高6-8℃。
一土走召
  • 積分:202
  • |
  • 主題:4
  • |
  • 帖子:32
積分:202
LV3
助理工程師
  • 2017-8-30 10:54:05
 
請教一下,低氣壓的環境下是不是絕緣距離要做的更高??!
xue_wuzhijing
  • 積分:48
  • |
  • 主題:0
  • |
  • 帖子:4
積分:48
LV1
本網技工
  • 2017-9-5 18:35:18
 
是的,比如3c做海拔5000米就要求保險絲 初次級等的絕緣距離要更大,(海拔高對應的就是低氣壓)
goupanda
  • 積分:3570
  • |
  • 主題:44
  • |
  • 帖子:601
積分:3570
LV8
副總工程師
  • 2017-8-31 00:07:24
 
這個應該是發熱的問題,海波越高,空氣越稀薄,散熱差,大概從3000m 開始300m/度溫度增加了,那么20km溫度增加了57度,反過來,海波越高,越近視真空,絕緣反而會好
paojiao
  • 積分:4135
  • |
  • 主題:31
  • |
  • 帖子:417
積分:4135
LV8
副總工程師
  • 2017-11-22 08:58:15
 
海拔越高,絕緣越好??有權威說法么?
sxjbiti
  • 積分:1768
  • |
  • 主題:0
  • |
  • 帖子:14
積分:1768
LV6
高級工程師
  • 2017-12-4 10:52:16
 
一個是散熱,一個是絕緣距離,標準內有明確規定隨著海拔升高應考慮何種降額去做絕緣距離,耐壓等級
qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-4-27 20:37:53
 
電源PCB的問題確實騷擾著很多工程師,特別有些IC比較嬌氣的,期待王版大作,搬凳子看黑板
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 10:29:49
 
2、        PCB布線寬度的問題:
很多初學者,在初期布線的時候,想當然的人為布線寬度越寬,布線電感就會越低,因此在功率走線上,就盡可能的寬一些,其實并非如此。像原邊MOS管D與變壓器管腳連接的位置,變壓器副邊與整流二極管連接的位置這些地方,由于該點電位是變化的,也就是說dV/dT較大,屬于一個噪聲的發射源,如果你的PCB布板面積較大,就相當于一個較大的天線,會向外部發散更多的干擾。所以,在電壓變化率較大地方的走線,要考慮布線寬度夠用即可,而并非越寬越好。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 11:25:38
 
這點深有體會,高頻變化的地方盡量短而小。
何仙公
  • 積分:7659
  • |
  • 主題:28
  • |
  • 帖子:1566
積分:7659
版主
  • 2017-4-28 11:33:16
 
除了電輻射,磁輻射外。是否存在熱輻射?
我怎么感覺二極管和MOS處,還是應當給予足夠的散熱面積???
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 11:37:52
 
這也有道理,所以得折中考慮,如果有空間寧可這部分布線遠離一點其它布線。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 11:43:52
 
你說的應該是熱傳導吧?如果發熱嚴重需要通過覆銅散熱的話,是否可以再MOS管的S端,二極管的輸出端覆銅呢?
何仙公
  • 積分:7659
  • |
  • 主題:28
  • |
  • 帖子:1566
積分:7659
版主
  • 2017-4-28 11:58:15
 
從元器件結構上來看  mos是靠D 散熱的吧?
二極管是接變壓器那頭散熱的吧
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 12:09:21
 
這個我不知道,不好意思,見笑了。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 13:17:15
 
所以MOS的D接背面靠背面來散熱。當布線距離很短的時候,我覺得熱量基本都在本體了。加大銅皮面積來散熱雖有效果,但如果影響到EMC方面,寧可靠其它方式散熱。

aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-15 22:10:14
 
MOS正面加散熱片也可以散熱,貼片MOS
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-1 11:44:17
 
VMOS是靠漏極散熱的,加散熱片,和MOS絕緣,散熱片接地
一土走召
  • 積分:202
  • |
  • 主題:4
  • |
  • 帖子:32
積分:202
LV3
助理工程師
  • 2017-8-30 11:14:22
 
我平時畫板也是如此!
井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-4-28 15:45:25
 
電流突變線路所包圍的面積盡可能地小、電壓突變電路所占有的面積盡可能地小。
Chash
  • Chash
  • 離線
  • LV6
  • 高級工程師
  • 積分:404
  • |
  • 主題:5
  • |
  • 帖子:19
積分:404
LV6
高級工程師
  • 2017-5-14 13:44:56
 
這句話道出了精髓,一個是電流環路帶來的dI/dt(變化的磁場),另一個是電壓節點帶來的電場干擾dV/dt(變化的電場)
放電大王
  • 積分:448
  • |
  • 主題:16
  • |
  • 帖子:114
積分:448
LV6
高級工程師
  • 2017-5-22 16:42:27
 
同意呀樓上
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-6-2 14:34:35
 
這個什么理論依據?有什么不良后果?“電壓突變電路所占有的面積盡可能地小

hwx-555
  • 積分:19396
  • |
  • 主題:54
  • |
  • 帖子:5799
積分:19396
LV10
總工程師
  • 2017-6-2 16:01:02
 
電流突變理解為感性效應,電壓突變為容性效應
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-6-3 00:45:09
 
怎么個容性效應法呢?如何理解?有什么不良后果呢?
hwx-555
  • 積分:19396
  • |
  • 主題:54
  • |
  • 帖子:5799
積分:19396
LV10
總工程師
  • 2017-6-3 13:30:48
 
說效應不太對吧,說特性確切些,
如交變電流,銅箔當作銅線,這個圈畫得越大,中間的空氣介質Ae越大
電壓如是,在一塊大面積的銅箔上,就像電容的一個極上的箔膜
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-6-3 14:19:22
 
高di/di的電流環路越小越好是沒有異議的,但是你說的 “電壓如是,在一塊大面積的銅箔上,就像電容的一個極上的箔膜” 就不太好理解了,二個問題:1,電容須有兩個極板,一個面積大點的銅箔和什么構成電容?
2,你說的這個面積大點的銅箔形成的電容有什么不良后果?
hwx-555
  • 積分:19396
  • |
  • 主題:54
  • |
  • 帖子:5799
積分:19396
LV10
總工程師
  • 2017-6-3 14:32:43
 
不是說它就是個電容。而當周邊有線路、元件及任何和它存在電位差的導體時,與它會形成容性特性,面積越大C會越大
大山里的蛐蛐
  • 積分:36
  • |
  • 主題:0
  • |
  • 帖子:2
積分:36
LV1
本網技工
  • 2017-11-15 10:57:11
 
這都是經驗之談吧,沒兩把刷子,還真說不出所以然。。。希望有人能用數據分析下。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-6-2 14:10:33
 
對于這個說法不太贊同,功率線越寬越好,為何寬了會像天線一樣發射干擾?
特侖蘇特好喝
  • 積分:46
  • |
  • 主題:4
  • |
  • 帖子:10
積分:46
LV1
本網技工
  • 2017-6-5 14:34:33
 
寬度問題,得到解決了,謝謝樓主
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-6-16 14:41:17
 
?

真武閣
  • 積分:5201
  • |
  • 主題:25
  • |
  • 帖子:1508
積分:5201
LV8
副總工程師
  • 2017-4-28 11:10:37
 
進來學習一下
power2828
  • 積分:788
  • |
  • 主題:30
  • |
  • 帖子:189
積分:788
LV6
高級工程師
  • 2017-4-28 11:29:48
 
學習,學習~!
boy59
  • boy59
  • 離線
  • LV10
  • 總工程師
  • 積分:10180
  • |
  • 主題:81
  • |
  • 帖子:2160
積分:10180
LV10
總工程師
  • 2017-4-28 13:38:52
 
好貼!進來向高手學習!
xlm1998
  • 積分:160
  • |
  • 主題:1
  • |
  • 帖子:6
積分:160
LV2
本網技師
  • 2017-4-28 11:46:10
 
斑竹,問你個問題,變壓器初級和次級的安全距離是多少。8mm嗎?和海拔的關系是什么。還有我的磁芯想單獨, 那么磁芯和(初級和次級)的安全距離分別是多少,現在我畫板就把磁芯和初級放一起,然后和次級保持8mm的距離,這樣在其他的拓撲結構都可以用嗎?
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-4-28 12:12:26
 
安規的具體要求這塊,我沒接觸過,看有沒有別的網友能幫助到你。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-4-28 13:21:54
 
初次級8mm是足夠了,磁芯單獨的話每邊4mm可以了。
電路屌絲
  • 積分:1218
  • |
  • 主題:11
  • |
  • 帖子:363
積分:1218
LV6
高級工程師
  • 2017-4-28 12:19:22
 
王總,講解一下反激開關電源的功率回路走線和驅動信號的走線回路處理唄,我碰到幾次因為回路問題導致干擾保護了。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-1 20:12:55
 
一般來說,反激電源的功率都不是很大,所以功率走線與控制走線只要做到單點接地(接地點選擇母線電容的負極),電路工作基本就沒什么問題了。但并不是說,單點接地就一定正常,在單點接地之前,還要保證以下幾點:
1)功率回路的走線要盡可能的端,形成的環路盡可能的小,這個可以去看看李工的三圈兩地的帖子。
2)每個IC要放置獨立的去藕電容。且這個去藕電容的位置要盡可能的靠近IC。
3)如果你對自己的PCB布局沒有足夠的信心,在PCB布局的時候,提前預留好RCD吸收的位置,這個可以在你的電路波形不滿意的時候,做好吸收,畢竟提前布局好的吸收,跟臨時搭建的還是有區別的。

xiaoxiaotian
  • 積分:854
  • |
  • 主題:10
  • |
  • 帖子:121
積分:854
LV6
高級工程師
  • 2019-5-31 10:57:15
  • 倒數6
 
前輩,dv/dt和di/dt如何分辨呢,感覺他們倆好像是同時存在的
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-1 20:40:27
 
3、去耦電容
   與電源總體布局需要首先設計好三圈兩地的位置一樣,圍繞每一個IC,在放置外圍器件的時候,首先需要確定的是去藕電容的位置,去藕電容一定要緊靠IC才能起到最優效果,并不是說設計了去藕電容,但隨便找個地方放置即可。更進一步,個人覺得去藕電容的放置應該是放置在IC的電源進線端,也就是說電源首先經過濾波電容再進入IC更優,也就是如下圖第一個所示而不是第二個

未命名.JPG (34.95 KB, 下載次數: 115)

未命名.JPG
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 03:08:19
 
這個不同意,退耦電容的位置應該如右邊的圖放置而不是左邊的圖。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-2 07:55:59
 
什么理由呢?我的經驗是,退耦電容更應該接近IC的地。對于電源正端當然能在輸入前就更好。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-2 08:12:18
 
這個比較好理解。

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 08:24:25
 
能否提供圖片的出處來學習一下?
greendot
  • 積分:27512
  • |
  • 主題:0
  • |
  • 帖子:7969
積分:27512
LV10
總工程師
  • 2017-5-2 12:36:03
 
當然左邊是對的。

mcu-an-390053-E.pdf

578.46 KB, 下載次數: 1386, 下載積分: 財富 -2

風中的沉默
  • 積分:351
  • |
  • 主題:2
  • |
  • 帖子:69
積分:351
LV4
初級工程師
  • 2018-5-16 23:04:49
 
Greendot老師,你好。關于大的dv/dt的線路,比如全橋一次側直流母線以及一次側地這兩個線路,在PCB相鄰兩層上下重合大面積鋪銅,相當于母線與地形成較大的電容效應,這樣的走法有什么危害?
戰火神車
  • 積分:143
  • |
  • 主題:0
  • |
  • 帖子:16
積分:143
LV2
本網技師
  • 2019-7-9 14:09:25
  • 倒數2
 
謝謝  分享
qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-5-2 11:50:50
 
電源也只能是個折中,理論畢竟只能是理論,可以給大概方向
nan_nan
  • 積分:245
  • |
  • 主題:4
  • |
  • 帖子:25
積分:245
LV3
助理工程師
  • 2017-5-12 17:08:36
 
這個不錯,學習了
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-5-23 10:22:32
 
退耦當然是靠近IC的VCC端啊,
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 08:23:53
 
我個人的理解是,既然電源存在噪聲,那么通過去耦電容后,噪聲會減少,因此對IC是有好處的,如果是先進入IC,再進入去耦電容,效果自然不如先進電容好,那你覺得右邊的圖好,原因是什么呢?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 08:36:50
 
Vcc上的電容稱為退耦電容,所謂退耦就是不將本級的噪聲耦合到一下級去,本級的噪聲是由于IC的 I/O口的 di/dt 造成,di/dt 會產生噪聲是因為Vcc在高di/dt情況下穩不住,因此需要在Vcc端加小電容,該電容并不是濾為了濾電源的什么噪聲,電源的噪聲由電源端處理,而不是在Vcc端處理,Vcc端要處理的是有IC本身產生的噪聲。
還有樓上那幾幅圖與本題不太相符。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-2 09:27:06
 
有兩點,一是電源輸入的噪聲,二是IC本身產生的噪聲。樓上的幾幅圖正好描述這情況。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 14:34:22
 
幾幅圖是說明退耦電容與器件的 VCC 和 GND 要最短連接,這是毋容置疑的,而樓主是兩選一的情況,和幾幅圖都沒有什么關系。并且退耦不是退電源傳過來的噪聲,是退本級的噪聲,電源有噪聲需將電源處理好,不能靠IC的退耦電容來解決,如果電源有噪聲靠退耦電容也解決不了。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-2 14:54:50
 
即使無法解決電源的噪聲,但起碼可以防止電源對IC的沖擊。接近IC,距離最短這是大家都無異議的。
至于樓主這個二選一的圖也沒有畫出其它支路的走向,只是說明輸入情況。
那圖的意思是無論是電源噪聲的輸入或是相對IC噪聲的輸出都先經過電容。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 15:33:42
 
六幅圖里,第一幅跟第六幅,除了電源的進線位置不一樣,與IC的距離是一樣的。只不過第一幅圖是先進的IC,又到的去耦電容,而第6幅圖是先到的去耦電容,后到的IC。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 01:19:22
 
第六幅圖比較合理這是很容易看出來的,但是說第一幅圖下面說退耦電容無效則有點言過了。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 10:54:00
 
1、首先,可能前面描述的電源的輸入端引起了歧義,認為還有電源的輸出端。如果拓展開來,你覺得下面圖,去耦電容哪個更合適一些?
2、即使電源是從這個IC左端進右端出去給下一個IC供電,按照你說的,本級的噪聲是IC的I/0口的di/dt造成的?那么這個di/dt是流過的是IC的左邊還是右邊呢?我覺得退藕不是不將本級的噪聲耦合到下一級去,而是讓本級盡量不要產生噪聲。

未命名.JPG (48.87 KB, 下載次數: 100)

未命名.JPG
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 14:04:31
 
毫無疑問選左圖。

另外“退耦是讓本級盡量不要產生噪聲”這個完全沒問題,和我說的并不矛盾。盡量不產生噪聲才能不耦合到下一級去,一旦本級有噪聲不可避免會傳遞到下一級。
真武閣
  • 積分:5201
  • |
  • 主題:25
  • |
  • 帖子:1508
積分:5201
LV8
副總工程師
  • 2017-5-9 17:46:15
 
個人認為。退耦電容的用意不是避免噪音傳到下一級(因為下一級肯定還會有另外一個退耦電容),也不是濾除上一級電源本身的噪音(因為電源本身已經包含有濾波器),而是:為了解決因為IC工作時的di/dt在供電線路到IC內部饋電點這一段距離的寄生電感產生的dv/dt對IC的危害,退耦電容盡可能靠近IC的供電引腳這個是毫無疑問的
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-10 00:51:55
 
贊同你的觀點,只是對于“寄生電感”這一部分描述存有疑慮,可能這寄生電感也確實存在,但是未見有什么書上提及。
真武閣
  • 積分:5201
  • |
  • 主題:25
  • |
  • 帖子:1508
積分:5201
LV8
副總工程師
  • 2017-5-11 11:07:27
 
有距離就會有寄生電感,有di/dt在寄生電感上就會產生電壓尖峰甚至諧振干擾IC正常供電甚至干掉IC,這個退耦就是保證IC獲得一個盡量低內阻電源,和你62樓差不多的意思
口乃心之門戶
  • 積分:8741
  • |
  • 主題:7
  • |
  • 帖子:762
積分:8741
LV8
副總工程師
  • 2018-3-24 20:10:40
 
抄點書

d.jpg (509.17 KB, 下載次數: 29)

d.jpg

ds.jpg (557.05 KB, 下載次數: 32)

ds.jpg
netzhang
  • 積分:133
  • |
  • 主題:1
  • |
  • 帖子:6
積分:133
LV2
本網技師
  • 2019-1-21 11:09:29
 
這本書不錯啊,是哪本書?
口乃心之門戶
  • 積分:8741
  • |
  • 主題:7
  • |
  • 帖子:762
積分:8741
LV8
副總工程師
  • 2019-1-21 11:48:58
 
電磁兼容的印制電路板設計(原書第2版) 美 MARK I.MONTROSE
口乃心之門戶
  • 積分:8741
  • |
  • 主題:7
  • |
  • 帖子:762
積分:8741
LV8
副總工程師
  • 2019-1-21 11:49:43
  • 倒數10
 
電磁兼容的印制電路板設計(原書第2版) 美 MARK I.MONTROSE
Huaqingrd
  • 積分:279
  • |
  • 主題:4
  • |
  • 帖子:19
積分:279
LV3
助理工程師
  • 2017-9-3 13:24:16
 
學習了!好帖
paojiao
  • 積分:4135
  • |
  • 主題:31
  • |
  • 帖子:417
積分:4135
LV8
副總工程師
  • 2017-11-22 09:39:25
 
請教一下有沒有這種情況?電源VCC出來到芯片引腳走線很長,這跟走線在走的路徑中如果受到干擾(這種情況下即使你說的電源的噪聲電源自己處理只是在源頭處理)。而到了芯片入口處的這個電容會不會對之前線上的干擾也有一定的濾除作用?而不僅僅是di/dt引起的電壓變化?
xiaoxiaotian
  • 積分:854
  • |
  • 主題:10
  • |
  • 帖子:121
積分:854
LV6
高級工程師
  • 2018-11-22 09:26:39
 
你們說的是旁路電容吧?

QQ圖片20181122092602.png (206.81 KB, 下載次數: 23)

QQ圖片20181122092602.png
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 11:50:03
 
下面的截圖來自華為公司的PCB設計規范。

未命名.JPG (151.79 KB, 下載次數: 120)

未命名.JPG
qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-5-2 11:53:22
 
跟53樓說的有點矛盾了
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 12:05:44
 
你說的應該是“同時要充分考慮到由于器件產生的電源噪聲對下游器件的影響”這句話吧?我覺得沒什么矛盾啊,首先,截圖中明顯說出了讓電流先經過濾波電容濾波再供給器件使用,這個與53樓是一致的。其次,要充分考慮器件產生的電源噪聲對下游器件的影響,最好是采用53樓的圖,器件并聯而不是串聯。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 14:16:07
 
這個描述太籠統,沒有清楚說明去耦電容的作用,我也摘一段,清華出版的 《PCB電磁兼容技術》,這個很清楚說明了退耦電容的作用。


YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 15:30:45
 
對于去耦電容的作用,華為的文檔里也許太籠統,但對于去耦電容的位置的描述卻比這本書里更明確,你給出的描述里,只是對于去耦電容的原理有描述,對于位置卻只字未提。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 03:30:00
 
下圖摘自ANALOG DEVICES的退耦電容教程,可以注意到退耦電容是靠近VCC端的。


YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-3 08:15:39
 
很明顯,這個是有底線層的PCB布線,因為有地線層,所以退耦電容靠近VCC,退耦組成的環路最小,但是延伸開來,如果是沒有地線層呢?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 08:25:44
 
沒有接地層,我會這樣放,你如何處理?

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-3 08:27:49
 
對,我也會這樣,就是讓這個去耦電容形成的回路最短,所以你說這是靠近VCC還是靠近GND?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 11:56:30
 
靠近VCC的原則不會變,比如這樣,這個最常見


比如這樣


但絕不能這樣




YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-3 12:48:58
 
那么,原因是什么?
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-3 12:58:22
 
我會選最后一種,所有信號都是以地線為參考的,當沒有辦法讓Vcc, GND靠的很近時先照顧地線,Vcc線可加粗一點。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 13:44:27
 
回樓上兩位,這個并無定論,其實一直是有爭議的,cmg的說法也是有一定的道理的,但是地線通常是最粗的,VCC通常無法加得太粗,但地線很容易采用鋪銅等手段加粗,這個最終還要看實際情況而定。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-3 13:56:45
 
PCB的走線均是由電感,電阻和電容組成,VCC腳和退耦電容之間的連線如果長了,這段導線上的電感由于電流的變化會對VCC造成不良影響,因此我是傾向于將電容靠近VCC腳的。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-4 12:47:50
 
我覺得你跟郭工說的原理都是一樣的,主要的原因還是地線相對較粗,所以地線距離遠一些影響相對VCC距離遠一些產生的影響要小,所以實際中靠近VCC最好。
多謝!
shb123456
  • 積分:878
  • |
  • 主題:7
  • |
  • 帖子:110
積分:878
LV6
高級工程師
  • 2017-11-8 10:02:22
 
王工,您好!就此問題幾年前,我設計一款充電寶做手機干擾測試中遇到此問題,當時采用松翰MCU,由于剛開始放的電容位置與最后面圖一樣,結果導致充電寶給手機充電時,再采用三星手機撥打電話干擾充電寶,導致MCU受干擾,原來有三個電量指示,結果在撥打電話中電量直接變為低電量關機,出現充電寶對外放電中斷,最后采用濾波電容靠近MCU VCC腳解決此問題,由于MCU 內部LDO 參考為VCC電平,在撥打電話時VCC受到干擾,從而使MCU 內部LDO參考電平受到干擾,導致軟件的AD采樣數據出錯。一般我們設計時 地的參考平面基本上都會很大,地的干擾相對比較弱。
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-15 22:27:58
 
如果地線都不穩,器件內部各種基準又是怎么穩的呢?
你的案例是不是因為有大平面地才不會有問題(有大平面嗎?)?那如果地線不能有大平面走線,VCC跟GND只能是細線而且離源頭非常遠呢,會不會出現同樣問題?該接近哪個?或者是根本哪個都不行,必須要一個大平面地?
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-15 22:31:59
 
三星手機撥打電話干擾充電寶
您這個干擾原理是什么?打電話怎么干擾到充電寶的?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-11-8 10:31:28
 
這個問題大家討論很熱烈,意見貌似還沒有統一,而實際上:
問題并不是濾波電容更靠近誰的問題,而是誰更靠近濾波電容的問題
問題并不是濾波電容走線如何連接的問題,而是各種走線如何與濾波電容連接的問題,
包括:
1、芯片如何與濾波電容連接,為什么要這么連接?
2、退耦如何與濾波電容連接,為什么要這么連接?
3、敷銅如何與濾波電容連接,為什么要這么連接?

sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-11-16 09:33:50
 
這才是對的
口乃心之門戶
  • 積分:8741
  • |
  • 主題:7
  • |
  • 帖子:762
積分:8741
LV8
副總工程師
  • 2018-3-24 20:28:23
 
這三張圖的效果一樣,因為環路中的寄生電感沒有變化

lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2018-3-25 12:26:10
 
思考了一下,覺得有道理。
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-15 22:20:54
 
這個圖跟你理解的不一樣吧,正確的那個圖或許為了正面更好走線才這樣設置的
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-11-16 09:45:07
 
正確的那個電容是通過過孔直接引到底層的 ground layer,并且ground layer 是 plane,而不正確的那個是通過PCB 的trace引到接地腳然后再到底層的ground layer (plane),這樣就增加了一段電容到地的trace,而這段trace在高頻時有RLC的等效,因此不正確。這樣解釋應該沒有問題吧。

飄飄飄
  • 積分:2842
  • |
  • 主題:5
  • |
  • 帖子:221
積分:2842
LV8
副總工程師
  • 2017-5-8 13:57:46
 
這上面說對多層電路板去耦電容位置一般要求不太高,這話怎么理解?為什么?
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 16:51:06
 
我估計是因為,多層板有獨立的地線層的原因。
luweiwei
  • 積分:1313
  • |
  • 主題:42
  • |
  • 帖子:250
積分:1313
LV6
高級工程師
  • 2017-5-16 11:23:37
 
王工,可以把華為的這份設計規范資料發一份給我不,想好好學習下。njzzlww@163.com
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-16 11:31:44
 
。

華為公司印制電路板(PCB)設計規范.pdf

711.89 KB, 下載次數: 1431, 下載積分: 財富 -2

luweiwei
  • 積分:1313
  • |
  • 主題:42
  • |
  • 帖子:250
積分:1313
LV6
高級工程師
  • 2017-5-16 11:42:18
 
多謝多謝~
戰火神車
  • 積分:143
  • |
  • 主題:0
  • |
  • 帖子:16
積分:143
LV2
本網技師
最新回復
  • 2019-7-9 14:48:05
  • 倒數1
 
謝謝 分享
gxg1122
  • 積分:7470
  • |
  • 主題:41
  • |
  • 帖子:1219
積分:7470
LV8
副總工程師
  • 2017-5-15 16:34:57
 
版主說的這個對著了。應該像第一個圖中,電源進來后先過濾板去耦電容 ,在到IC供電。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-16 00:37:21
 
是的,我看錯IC的腳位了。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-2 14:08:06
 
有點看走眼了,如果定義8腳是Vcc端4腳是GND,則應選左圖。規則就是去耦電容盡量靠近Vcc腳。
westbrook
  • 積分:4455
  • |
  • 主題:9
  • |
  • 帖子:1034
積分:4455
LV8
副總工程師
  • 2017-5-12 12:32:04
 
這個問題我前幾天還指導我們PCB工程師過,去耦電容的畫法他就畫的第二種,我當時就讓他按這個第一種畫法。雖然我沒怎么畫過PCB,但是這個我覺得作為工程師應該掌握的吧。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-2 12:00:22
 
4、PCB布線的直角走線問題
記得剛上班學習繪制PCB印制板的時候,碰到同事用軟件的自動布線功能設
計的印制板,軟件的自動布線功能走的線寬度基本一樣,角度記得當時也是直角,后來也見到別人做PCB的時候,拐角位置走直線,但個人覺得,直角肯定不好,原理上解釋不清,但小時候澆地的時候,如果水渠有個直角拐角,那么在這個拐角位置,水流肯定會激起浪花,電流應該也會有同樣的道理吧?所以,自己走線,從來不走直角,一定要走135度的拐角。
后來記得在一篇資料中看到過,其實走直角,對我們這百十K的工作頻率來說,根本沒什么影響,也就是你的水流速度上不去,所引起的浪花基本可以忽略。但是養成一個好的習慣不更好?
所以,PCB布線的時候,一定要注意不要走直角。而且功率部分的走線,最好根據實際需要調整需要的線寬。

井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-5-3 09:02:17
 
我也習慣上不走直角,一個是可能的電磁輻射問題(尖角輻射和所包圍的面積較大),一個是短路狀態的電動力比較大的問題(羅倫茲力)。
石川殷水驥
  • 積分:200
  • |
  • 主題:1
  • |
  • 帖子:19
積分:200
LV3
助理工程師
  • 2017-5-3 11:34:15
 
不走直角基本上是無異議的吧
lu到地老天荒
  • 積分:1437
  • |
  • 主題:7
  • |
  • 帖子:56
積分:1437
LV6
高級工程師
  • 2017-5-3 16:49:55
 
通過過孔的話算直角嗎
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-4 12:50:22
 
過孔與走線本身就是垂直的吧?但這個事沒法避免的。
何仙公
  • 積分:7659
  • |
  • 主題:28
  • |
  • 帖子:1566
積分:7659
版主
  • 2017-5-4 17:06:58
 
請問樓主 C6這個位置好不好

1 (2).jpg (127.67 KB, 下載次數: 82)

1 (2).jpg
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-4 17:08:36
 
連原理圖都沒有,干嗎的也不知道。因此不知道這個位置好不好。。。。
何仙公
  • 積分:7659
  • |
  • 主題:28
  • |
  • 帖子:1566
積分:7659
版主
  • 2017-5-4 20:39:10
 
VCC繞組的電解電容C6.大電容是400V大電解
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-5 01:07:53
 
VCC為何要400V?疑惑中。。。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-5 02:03:13
 
應該說的是C2是400V,C6是VCC電容。
但怎么沒看到VCC正往哪去了?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-5 02:15:43
 
原來C2是400V,C6是VCC電容。不知C6的另一個腳往何處去了。

liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-5 03:47:18
 
所以信息量太少,也說不上什么了。
x1995418
  • 積分:4136
  • |
  • 主題:39
  • |
  • 帖子:308
積分:4136
LV8
副總工程師
  • 2017-5-5 08:39:58
 
學習了!
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-5 20:33:05
 
5、并聯濾波電容的布線
      雖然在布線中,要求按照環路最小的布線規則進行走線,但在實際應用中,也要結合具體情況來綜合考慮,比如多個電容并聯濾波,就要在走線中讓每個濾波電容的走線回路阻抗盡力一致,這樣才可以有效的實現多電容盡量均分紋波電流,從而電容發熱均勻。如下圖所示,很明顯左邊的圖更符合回路最短的原則,但右邊的圖卻更能實現紋波電流的均分,可靠性會更高一些,因此左邊的圖并不如右邊的圖合理。
      當然,電容如此布局只是為了說明原理,在實際使用中一般不會這樣分布。舉例只是為了說明,規矩是死的,人是活的,要活學活用。

未命名.JPG (53.41 KB, 下載次數: 114)

未命名.JPG
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-7 10:06:00
 
話說,這種電容走線方式,理論上是好的,但實際上沒幾人在用。
畢竟要并那么多電容的時候,一般紋波電流都比較大,輸出電流也比較大。
這時,PCB銅皮的寬度本來就比較緊張了,還這樣繞一下,就更緊張了。

當然,若是講原理,這個圖絕對是沒錯的。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 08:23:50
 
我也說了,這樣布局只是為了說明讓電容走線回路阻抗一致的原理,實際布局不會這樣布局的,只不過在走線的時候,要考慮到這個方面,其實正常布局時,擠電流的走線方式,也是基于這個目的。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-8 08:25:34
 
是的,講講原理,是沒錯的。
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-5-23 10:37:06
 
為什么要并聯幾個相同容值的電容呢?
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-23 10:45:12
 
這個原因就多了,有可能買不到一個超大的電容(或不好買),
有可能單個大電容不好在板子上放置,
有可能單個大電容高度或某些尺寸無法裝入外殼,
有可能單個大電容不好安裝和固定,
有可能……
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-5-23 13:20:19
 
儲能電容旁邊會不會加濾波電容呢,容值肯定不一樣吧!
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-23 13:35:04
 
一不一樣,看需要。
怕瓦落地_li
  • 積分:481
  • |
  • 主題:5
  • |
  • 帖子:34
積分:481
LV6
高級工程師
  • 2018-1-19 17:29:39
 
還有一個重點應該是:多個電容并聯能降低總的ESR,也就會減小ESR引起的紋波。說到底,還是為了省錢吧。
怕瓦落地_li
  • 積分:481
  • |
  • 主題:5
  • |
  • 帖子:34
積分:481
LV6
高級工程師
  • 2018-1-19 17:29:39
 
重復內容,已刪除。
aa20897
  • 積分:7245
  • |
  • 主題:43
  • |
  • 帖子:1613
積分:7245
LV7
實習版主
  • 2017-11-15 22:49:41
 
電容紋波電流不均的時候,割銅是常用手法吧?不就是這個走線方式
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-11-16 08:49:44
 
割銅,也要看怎么割。
gxg1122
  • 積分:7470
  • |
  • 主題:41
  • |
  • 帖子:1219
積分:7470
LV8
副總工程師
  • 2017-5-15 16:38:07
 
紋波電流均分處理需要這樣子處理嗎?我說的是理論。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-15 16:56:14
 
不是說要這樣處理,只是舉例說要盡量讓每個電容回路阻抗一致。
zhaoyg0825
  • 積分:1348
  • |
  • 主題:41
  • |
  • 帖子:300
積分:1348
LV6
高級工程師
  • 2019-5-7 09:39:20
  • 倒數7
 
這個圖我同意  我做過 輸入DC80V變  600VDC的電源  輸入 濾波  160V1000UF  18個并聯 第一種  在最里邊的電解電容非常的熱,實際大功率 輸入濾波 并聯濾波很常用的
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-5 20:53:54
 
6、吸收回路的布線
      以一個反激吸收回路的布局為例,在連線之前,首先要了解吸收的目的最終是為了鉗位MOS管DS兩端的電壓,因此吸收回路一端一定要盡可能的靠近到MOS關的D端,另一端要接到最安靜的母線端,也就是輸入電容的正端。這樣才是最好的吸收回路。當然RCD吸收回路,吸收尖峰的關鍵是二極管及電容,電阻只是為了釋放吸收儲存在電容上的能量,因此,R的位置影響不大,主要是電容及二極管的位置。如下圖所示,左邊的吸收要優于右邊的吸收布局。


未命名.JPG (68.29 KB, 下載次數: 91)

未命名.JPG
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-5 22:57:00
 
王工,我認為右邊的設計相對好一些,其實R C D 和變壓器的初級繞組也是組成了一個回路,并且這個回路的電流變化很劇烈,所以也是輻射的一個重要源頭,所以這個環路要小,右邊的相對小一些。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-6 08:22:22
 
但是,從電容出來到變壓器的走線,也是電流變化劇烈的一部分,右邊的設計并不包含這部分回路吧?
cmg
  • cmg
  • 離線
  • LV7
  • 版主
  • 積分:13553
  • |
  • 主題:117
  • |
  • 帖子:4776
積分:13553
版主
  • 2017-5-6 09:36:24
 
你指哪個電容,現在是討論吸收回路,即變壓器初級繞組、二極管、高頻電容組成的回路,電阻部分電流小可忽略
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-6 11:47:41
 
輸入濾波電容。吸收回路要看你是針對MOS管DS還是變壓器初級繞組。針對MOS管來說,應該是MOS管D極尖峰通過二極管及吸收電容,需要回到輸入濾波電容,按照左邊的回路正好是這個回路,而右邊的回路是從二極管、吸收電容,經過變壓器1腳到輸入濾波電容的走線才回到了輸入濾波電容,從吸收的回路來說,我覺得左邊的路徑最短。
電阻對吸收起的作用,與路徑是否最短沒什么關系,所以隨便放哪里差別都不會很大。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-7 01:08:50
 
右邊的明顯優于左邊的。要吸收的是來自變壓器的尖峰,因此吸收回路應該與線圈靠的最近為宜。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 08:25:37
 
那么,如果我們夸張一些,將輸入濾波電容到變壓器1腳的走線電感擴大化,也就是在濾波電容的正,到變壓器的1腳之間串聯一個電感,你覺得那種方式吸收更好?
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-8 08:29:59
 
明白王工的意思了。王工是說,如果線路分布電感較大,按右圖的話,就只能吸收變壓器的漏感能量。

不能吸收線路分布電感的能量。

王工,你應該把那個線路分布電感,畫得夸張一點。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 08:36:15
 
不是說分布電感較大,而是吸收的回路,到底是哪個,我畫一下你看看對不對。

未命名.JPG (73.98 KB, 下載次數: 95)

未命名.JPG
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-8 08:37:54
 
吸收,是收的變壓器兩個腳出來的東東哦。
吸收時,和電解沒有關系了。(假設不考慮PCB線路分布電感的能量)
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 08:42:22
 
但是,吸收需要有一個穩定的參考,也即是靜默端做參考才能吸收,如果輸入時波動的,你怎么保證有效的吸收,所以你說和電解沒關系不贊同。

Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-8 08:50:48
 
吸收的是變壓器出來的能量,電解波形,光靠這幾個小元件,哪里能吸收啊。
電解本身就是一個大水塘,它都收不了,更不用說這個小元件。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 08:43:12
 
如果不考慮PCB分布電感,那所說的PCB布局及走線就沒有任何意義了。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-8 08:51:05
 
我是說那部分能量,不是說電感量。
hwx-555
  • 積分:19396
  • |
  • 主題:54
  • |
  • 帖子:5799
積分:19396
LV10
總工程師
  • 2017-5-10 11:25:11
 
不認同這樣兩個回路,應該是變壓器NP與RDC組成才是尖峰吸收回路
hwx-555
  • 積分:19396
  • |
  • 主題:54
  • |
  • 帖子:5799
積分:19396
LV10
總工程師
  • 2017-6-3 13:38:12
 
RDC吸收能量與初級繞組成回路。很顯然上面的的環路帶入了MOS,其實反激尖峰是在MOS關閉的那段時間里的。去掉MOS的存在再分析RDC吸收會更明朗些。


lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-8 08:50:22
 
吸收電路與濾波電容完全無關,電容到變壓器的1腳接一個電感也不影響吸收,實際應用中這個電感也是存在的,即差模濾波電感,如下圖中的L1,單端反激帶PFC的拓撲,沒有大濾波電容,濾波電容也就0.22uF左右,按輸出功率而定。吸收電路也一樣工作。類似下圖:


YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 12:28:16
 
我沒坐過單端反激PFC,你這個電路,如果C4去掉,電路還可以正常工作嗎?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-8 13:00:22
 
C4 容量1uF,也可以更小,可用可不用,對PFC及EMI有效果,去掉一樣工作,母線電壓非平滑的直流。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 13:27:59
 
我知道母線電壓非平滑的直流,我前面說的穩定是相對工作頻率而言是穩定的,而不是一定要穩定的直流。如果說去掉C4也可以正常工作,那我的需要再好好考慮考慮。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-8 16:51:47
 
如果沒有C4的話,MOS管開通,這個電感儲存能量,當MOS管關閉的時候,這個電感的能量往哪里走?
qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-5-8 16:53:32
 
引起震蕩的
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-9 06:01:41
 
這個C4還真不能去掉,找了個一樣電路的電源,做了一下實驗,看以下波形:

有C4:


去掉C4,失控??从疫叺淖x數


不到一分鐘,MOS管的CS電阻燒爆了。

qq80644864
  • 積分:23904
  • |
  • 主題:37
  • |
  • 帖子:9128
積分:23904
版主
  • 2017-5-9 08:09:26
 
這個早有體會,震蕩的相當厲害的
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-9 08:16:08
 
呵呵,MOS管燒沒燒?我也覺得這個C4卻是不能取消,不過這個與吸收無關,原邊的RCD吸收好像確實與輸入濾波電容無關,我再想想,中午回復。
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-9 08:23:56
 
測了一下,MOS管徹底擊穿。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-9 08:28:16
 
就是這個電感造成的,變成了漏感,能量只能給MOS管Coss電容充電,為什么沒一上電就壞呢?
lahoward
  • 積分:19840
  • |
  • 主題:91
  • |
  • 帖子:5581
積分:19840
LV10
總工程師
  • 2017-5-9 08:52:06
 
應該是上電后MOS管應該能抵擋一陣,擋不住了MOS管先被擊穿最后燒CS電阻,然后一切恢復平靜。
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-9 13:12:01
 
對,這電容雖然小,但不能去掉。有時還會引起異音。
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-5-7 10:08:07
 
同意老郭,我也覺得右邊的面積小些。(眼觀感覺)
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-5-13 08:17:03
 
最近事情比較多,沒有仔細考慮這個問題,昨天仔細考慮了一下,確實自己的理解有錯誤。
吸收電路,利用的是吸收電容不能突變的原理,來吸收尖峰電壓,因此只要被吸部分與吸收電容組成的回路最小即可,也就是說,右邊的電路對于吸收回路來說,路徑是最短的。如陸工所說,吸收是與收入濾波電容無關的,吸收的路徑如下圖所示。
謝謝各位的指正。

未命名.JPG (69.95 KB, 下載次數: 96)

未命名.JPG
井底蛙
  • 積分:4599
  • |
  • 主題:24
  • |
  • 帖子:724
積分:4599
LV8
副總工程師
  • 2017-5-13 08:41:26
 
正解!
gxg1122
  • 積分:7470
  • |
  • 主題:41
  • |
  • 帖子:1219
積分:7470
LV8
副總工程師
  • 2017-5-15 16:49:06
 
明白了吸收電路的要點了。
孤星靈月
  • 積分:1598
  • |
  • 主題:6
  • |
  • 帖子:412
積分:1598
LV6
高級工程師
  • 2017-5-23 12:33:50
 
在電性能上或者是EMC上,無論RCD是挨近輸入電解還是挨近變壓器都各有千秋,在MOS管關斷后,RCD吸收變壓器漏感產生的尖峰電壓,這回路當然是靠近變壓器會比較好。但是,在MOS開啟瞬間,由于鉗位二極管非理想,就會存在一個反向恢復電流尖峰,這時,RCD就是靠近輸入電解會比較好!當然,若是討論Vds尖峰吸收效果的話,肯定是挨近變壓器的吸收效果會好些!
cajeptw
  • 積分:228
  • |
  • 主題:0
  • |
  • 帖子:24
積分:228
LV3
助理工程師
  • 2017-6-2 19:40:52
 
請教一下變壓器去尖峰DRC網絡里的電阻封裝一般去多大,還有RC時間常數和開關頻率應該是倍頻關系還是分頻關系,網上各種說法,好像都有點道理
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-16 16:08:38
 
不對吧?看你吸收什么,你可以吸收漏感能量,可以吸收開關上的尖峰電壓(或者尖峰電流),可以吸收二極管上的尖峰電壓(或者尖峰電流),5種情況布線是不一樣的。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-17 17:08:17
 
不是看吸收什么,是看你吸收的目的是什么。這個吸收的目的,應該是吸收MOS管上的尖峰電壓。保證MOS管的可靠性。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-17 19:27:40
 
MOS管上的尖峰電壓,準確的說是MOS管上DS兩個引腳之間的尖峰電壓,那考察回路必然是這兩個引腳之間的電壓回路,環路電壓積分為零,一定是完全分配到這兩個引腳之間的所有原件上的,一定包括輸入電容。
在任何一個瞬間(包括尖峰時刻) VDS=VC4+VC7+VD
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-19 06:36:17
 
要按照你這個等式,布線電感上的尖峰呢?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-19 07:38:32
 
這不是我的公式哈,電路基本原理,你考慮再多因素也一樣,都是環路電壓積分為零,只要它(比如布線電感)在環路中,都可以(應該)拿進環路里來Σ。
尖峰電壓更多的源自于環路中的感抗,無疑是環路電壓積分的重點元素,這里面不僅是布線電感、還有元件的感抗等效,其中橋后電容C4的布線電感(它個頭最大)以及其等效感抗(它內部是卷繞結構)是不容忽視的,可能還占大頭。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-19 09:21:58
 
或者這樣來說這個事情
你給出的解決方案,是基于橋后電容C4對反激的DS電壓尖峰沒有貢獻的認識,這種認識也許(沒說解決方案)是對的,可能符合大多數工程實際。
但這只是現象,不是本質。
1、對于反激,這里不是吸收,而是鉗位
2、鉗位的尖峰和吸收的尖峰不是一回事
3、(反激)鉗位的尖峰確實與橋后電容關系不大,確實與你概括的那部分元件的參數(而不是布局)關系明顯,它是能量平衡控制的。
4、也就是說,(反激)鉗位尖峰(即鉗位效果),取決于電路元件參數,與PCB基本上沒有關系。
5、PCB布局所說的回路面積最小化,最直接的效應是減少電磁干擾,而不是尖峰。
6、也就是說,追究PCB布局的目的是減少噪音,這一定與橋后電容(的布局)有關。
7、普通RC吸收確實能減少尖峰毛刺,但這不是鉗位效應,而且沒有布局問題(影響吸收效果的是吸收元件參數而不是布局)。
8、拓撲吸收不僅能解決噪音問題,也能非常好地解決尖峰問題,通過環路最小化實現,是PCB布局問題,一定是與拓撲電容密切相關的。

以上敘述有點啰嗦,簡單說就是:
(反激)鉗位尖峰、(副邊二極管)吸收尖峰,取決于鉗位電路、吸收電路的元件參數配合,與PCB布局無關。
PCB布局與EMC噪音密切相關,在拓撲吸收(拓撲鉗位)時,通過對輸入(輸出)電容的鉗位,使DS尖峰得到抑制。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-19 16:40:38
 
確實沒看懂,按照你說的意思,如果相同的RCD吸收參數,無論RCD吸收放在哪里(簡單的說就是距離吸收目的遠一些或近一些)效果是一樣的?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-19 17:31:06
 
我說的是RC吸收(副邊二極管吸收尖峰),是這個情況,基本與PCB無關。
RCD吸收情況有別,有最小回路問題,直接影響尖峰。
反激那個RCD鉗位不是RCD吸收,鉗位效果(尖峰電壓)也基本與PCB無關
反激的尖峰波形頂部多半有個平臺,就是鉗位(削峰)效果,平臺高低由鉗位電路參數決定,與PCB關系不大。
如果平臺前出現尖峰、或平臺上有寄生振蕩,這個就不是鉗位回路控制的了,而是由DS回路控制,與PCB有關,也與橋后電容有關了。
誰抓一個尖峰波形來看看這些問題?
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-20 13:04:52
 
你定義的鉗位是什么?吸收又是什么呢?也就是說怎么算吸收,怎么算鉗位?RCD不近有電容鉗位電壓,也有電阻消耗尖峰能量,所以不能說只有鉗位吧?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-20 15:01:55
 
如上右圖,鉗位有削峰,而吸收只是欠阻尼衰減振蕩波形,區別很明顯哈。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-26 16:32:25
 
但RC吸收也會減小最大的峰值。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-26 17:28:12
 
解讀這個波形:


1、鉗位目標是T時段的漏感尖峰,T遠大于衰減諧振周期 t,為什么大?可以理解為漏感(通過鉗位二極管)續流(做功)需要時間。
2、漏感續流時間結束后的波形才是欠阻尼振蕩(它的周期應該是回路電容與漏感的諧振)。
3、無鉗位時,漏感尖峰可能是Vp1(橙)
4、當前鉗位尖峰是Vp2(土黃)
5、最低鉗位尖峰建議不低于(接著漏感尖峰后的第一個)諧振尖峰Vp3為宜(紅),只需對漏感尖峰(無需對諧振尖峰)鉗位的意思。
6、鉗位平臺為A、B連線,其幅度也是鉗位電容上的鋸齒波幅。意思是,鉗位電容上沒有諧振波形,鉗位沒有對諧振波形做功,不是吸收。
7、鉗位平臺的高低由鉗位電阻決定,鉗位平臺的斜率由鉗位電容決定。
    意思1:(反激的漏感尖峰)不由PCB布線決定。
    意思2:鉗位只對漏感尖峰(超過平臺部分)做功,不對諧振波形做功(不是吸收),(對反激而言)鉗位比吸收的效(率)果好得多。
8、A點附近有點毛刺、鉗位平臺上也可能出現小波,這些由DS間的最小Ip回路的布局決定,還會影響EMI。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-27 08:29:23
 
我明白,我只是說:鉗位也有電阻消耗能量,吸收也可以降低第一個尖峰電壓,而沒有說對后面震蕩的效果,RCD吸收,不會影響后面的震蕩,RC吸收會減少后面的震蕩次數,同時也會降低第一個尖峰的幅值,至于你說的RCD吸收與PCB布局無關,不太贊同。如果同樣的參數,將RCD吸收通過1米的導線連接,跟就近放置,結果一樣嗎?(不好意思,我分析問題習慣于將問題擴大化來說明效果,當然實際中不會這樣)
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-27 10:35:05
 
1、雖然反激里沒有RCD吸收,但是建議還是分清楚RC吸收、RCD吸收、RCD鉗位之間的區別。
2、習慣于將問題擴大化來說明效果的思路是對的,分析問題就是要考慮邊界條件,極端情況,我是很贊賞這樣的設計思路的,并且經常這樣分析問題。
3、前面已經證明反激的鉗位效果與布線無關,它唯一由兩個器件的參數決定,這個不需要討論了吧?
4、那么吸收效果與布線有沒有關系呢?我的看法是也沒有。有兩個案例可說明這個問題:
案例1:開關電源PCB布板要領54樓,說的是Boost續流二極管上的RC吸收的布局不重要,串了電阻,就不是快速回路了。意思是,不能因為吸收影響 Ip 回路的布置。
案例2:【消除副邊二極管反壓尖峰】115樓,反激的續流二極管反壓尖峰的RC吸收,接在二極管兩端與接在繞組兩端等效。意思是你的RC可以不在二極管兩端直接構成回路,在電路上繞一點不會影響吸收效果。那么在布線上繞一點就更不會影響吸收效果。
啥原理呢?
RC吸收本質上是能量的吸收,能量的大小由C決定,能量的轉移是R的發熱量。只要R、C本身的阻抗遠大于回路中的其他元件(或分布)參數的阻抗,不影響到R的發熱量,就不會影響吸收效果。R吃掉的能量就是尖峰的能量。
因此我們可以這樣說:
a、尖峰由主電路決定,其中包括主電路運行參數和主電路合理布線。這部分要非常講究。
b、工程上經常用飛線來調試RC吸收,無論飛線多長(即使是電阻箱),調試得到的RC參數直接焊回PCB也是一樣的吸收效果。
c、雖然RC布線不影響尖峰吸收效果,但可能影響散熱布局,也可能對EMI有影響(未獲證明),也不能任性。
d、RC吸收布線的重點是安全間距和散熱(經常被忽視),而不是回路,必要時甚至可以放棄原定回路。
e、RC吸收的設計重點是元件參數(的最佳配合),而不是布線。
f、鉗位電路的設計考慮同上。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-27 12:19:00
 
1、吸收確實如你所說,因為串聯了R,所以位置就不那么重要了,但你說的RCD鉗位,由于鉗位瞬間,實際只有CD起作用,沒有R的作用,所以就應該與布局有關了。2、那你說的RCD吸收與RCD鉗位的主要區別是什么?我前面提到,反激里的RCD,CD負責鉗位,R呢?



nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-27 16:33:35
 
共識:RC吸收電路的吸收效果與其PCB布局關系不大。這個再也沒必要討論了吧?
只剩下兩個問題:
一、RCD吸收與RCD鉗位的區別?
拿句老話說,吸收是工程需要而不是拓撲需要,如果是拓撲需要那一定不是吸收而是鉗位,反激的鉗位就是拓撲需要,甚至還演變出有源鉗位的專拓。
從對象上看,吸收解決的是(電路缺陷)雜散參數導致的諧振尖峰,鉗位解決的是(拓撲缺陷)漏感(磁復位)導致的能量出路。
從信號上看,吸收的電容可以較小,其端電壓可以大幅度變化(最好過零);而鉗位電容端電壓有明確的要求,需維持在鉗位電壓附近。二者工況完全不同。
二、反激的RCD鉗位效果與PCB布局有多大關系?
感覺從187樓到203樓已經說清楚了,沒有多少關系,再說一遍?
總結一下了:
1、漏感尖峰與諧振尖峰不是一回事,產生機制不同。
2、漏感尖峰(鉗位平臺)的形狀(T、Vp2、斜率)由三個元件參數(變壓器漏感、R、C)唯一決定,可以排除PCB(其雜散參數遠不足以對這三個參數形成)影響。
3、漏感尖峰以外(或者寄生)的波形,可能與PCB布局有關。
4、無論哪部分電壓波形,在任意時刻(包括鉗位瞬間),一定都滿足環路電壓積分為零的規律,都與輸入電容C4有關。
5、該環路(包括C4)布局的重要性主要體現在EMI,而不是漏感尖峰。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 08:20:20
 
一個一個來,先說RCD是不是反激的拓撲需要。
我的理解,如果是拓撲需要,去掉這部分,拓撲自然不成立,那么也就無法正常工作,不知道你是否認可?如果認可,那么反激去掉RCD就無法工作了嗎?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 08:39:38
 
沒有鉗位,反激理論上(假設無漏感)可以工作,但實際上有漏感(拓撲缺陷),必須鉗位。否則不能工作。鉗位電路是拓撲的一部分。
沒有鉗位,正激理論上(假設無漏感)可以工作,旦實際上有漏感,需要磁復位,必須鉗位,否則不能工作。鉗位電路是拓撲的一部分。
所謂拓撲缺陷,不是說拓撲不成立,而是說拓撲有漏洞、有缺陷,能量轉移不能完全銜接。是能量平衡問題。
所謂電路缺陷,拓撲是成立的,只是電路元件或者連接不理想,有雜散,與能量轉移無關,不是能量平衡問題。
如果從拓撲或者拓撲缺陷層面都無法分清吸收與鉗位,那么從信號(工況)層面一定可以分清的,有削峰平臺的就是鉗位,否則就是吸收。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 11:01:36
 
1、我們做的反激,都存在漏感吧,要是按照你說的,去掉RCD就不能工作?
2、你堅持這個叫RCD鉗位,那你給舉一個RCD吸收的電路圖吧。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 11:24:20
 
叫什么并不重要,重要的是工作原理,建議加以區分,這只是建議,還要你愿意才行。不反對有人叫吸收,但還是建議他分清吸收和鉗位的區別,啥區別?鉗位一定有個削峰的機制,有個平臺,吸收一定沒有。
RCD吸收工程上很多應用,特別是大功率電源,其特點是可能比RC吸收節能。
RCD吸收典型應用是在MOS兩端?!?font color="#0a2ca">利用吸收功率的輔助電源】1樓,這里完全沒有鉗位的意思。
RCD吸收不能用在二極管兩端,但RCD鉗位卻有機會,雖然電路一模一樣,但工況有顯著區別?!?font color="#0a2ca">消除副邊二極管反壓尖峰】153樓相關。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 13:15:48
 
1、不贊成你說的,還是以反激為例,輸入電容+變壓器兩端電壓+MOS管兩端電壓組成的這個回路,回路電壓為零,電容上電壓認為不變,因此這個RCD加在變壓器端跟加在MOS管端,可以實現同樣的效果,只不過參數可能略有差距,但不會相差很大,不會說加在變壓器端用上百K電阻,加在二極管端就用幾十歐電阻。
2、你的帖子里1樓那個,也可以鉗位。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 13:52:13
 
為了驗證,我做了一下實驗,實驗條件如下:1)一個普通的反激電路。
2)同樣的輸入電壓,同樣的輸出電壓,同樣的負載。
3)同樣的RCD參數,一個接在了變壓器兩端,一個按照你帖子里,接在了MOS管兩端。

4)測試了4個波形,分別是接在變壓器兩端正常波形(第一個圖)及展開波形(第二圖),加在MOS管兩端正常波形(第三圖)及展開波形(第四圖)。
5)為了說明鉗位電壓高于MOS管兩端關斷電壓,測試了加在MOS管兩端時,電容上的電壓,也就是鉗位電壓(第五圖)。(與輸入共地,好測試)

未命名.JPG (65.62 KB, 下載次數: 76)

RCD接變壓器端

RCD接變壓器端

未命名1.JPG (72.28 KB, 下載次數: 91)

接變壓器端展開

接變壓器端展開

未命名2.JPG (63.31 KB, 下載次數: 74)

RCD接MOS管端

RCD接MOS管端

未命3.JPG (58.55 KB, 下載次數: 97)

MOS管端展開

MOS管端展開

未命名4.JPG (66.59 KB, 下載次數: 89)

電容端

電容端
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 13:53:49
 
為什么接在MOS管端鉗位電壓低,是因為接在MOS管端鉗位電壓高,電阻上消耗的能量多,所以相當于吸收效果好一些。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 14:55:20
 
你說的這個是鉗位,不是吸收,反激是可以這樣用,是等效的(高PF反激除外)。
同樣的電路,改變參數(電容和電阻降低2個數量級),你再試試,這時電容電壓大幅度變化,這就不是鉗位,而是吸收了。雖然電阻可能同樣發熱,吸收了功率,但不足以應對漏感尖峰,不適合反激。RCD吸收只能應對諧振尖峰,在其它沒有拓撲缺陷的拓撲里卻可以得心應手地解決尖峰問題,效果可能比RC吸收好些。
還是那句話,建議分清RC吸收、RCD吸收、RCD鉗位。

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 15:38:21
 
首先:RCD吸收還是RCD鉗位,按照前面說的,也是是一個稱呼的問題,我一直稱呼他RCD吸收。其次,RCD參數里,這個R事不可能很小的。因為他是跟D串聯跟C并聯直接接在MOS管兩端的。
最后,我想你說的RCD吸收,R應該是根D并聯,然后再跟C串聯的,這樣的R可以選擇很小,實際就是利用了充電時通過D越過R,這樣吸收回路阻抗小,放電時通過R減小電流沖擊。
那么如果是這樣,RC并聯的屬于RCD鉗位,RD并聯的,屬于RC吸收。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 15:50:00
 
左邊:RCD鉗位,C可以選擇較大,R也必須較大。
右邊:RCD吸收,C一般選擇不會太大,R選擇較小。RC時間常數一般小于MOS管開關周期

未命名.JPG (29.79 KB, 下載次數: 80)

未命名.JPG
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 16:01:49
 
明白你的意思,我那第一圖居然沒注意這個問題(已經改正),第二圖才對。
我的意思,同樣的圖,同樣的RCD連接,可以工作在鉗位和吸收兩種工況。由此區分RCD鉗位和RCD吸收。

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 16:08:25
 
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 11:13:38
 
還有,我去百度了一下,我發現這個位置,叫RCD吸收跟叫RCD鉗位的都有,但如果按照你說的,在正激電路里,我更愿意稱呼他為RCD復位電路。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 11:26:58
 
單正激你可以叫RCD復位電路,雙正激那兩只二極管呢?那一定是鉗位(一定不是吸收、理論上也可以取消),向輸入電壓鉗位。再說一遍,叫什么并不重要,重要的是工作原理。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 13:02:36
 
雙管正級那肯定不能叫吸收,但是,我這里一直說的的RCD,而不是單純的D,回到前面,反激里,去掉這個RCD這三個器件,電路是肯定可以正常工作的。這個毫無疑問。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 15:03:13
 
雙管正激那肯定不能叫吸收,單正激那那肯定不能叫吸收,單反激那肯定不能叫吸收,三句話一個意思。同樣一個意思的三句話還有:
反激里,去掉這個RCD這三個器件,電路是肯定可以正常工作的
單正激,去掉這個RCD這三個器件,電路是肯定可以正常工作的
雙管正激,去掉這個D這兩個器件,電路是肯定可以正常工作的

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 15:26:04
 
但你207樓第一行,寫的卻是反激沒有鉗位,不能工作。那這個鉗位到底是什么,是不是指RCD這個鉗位電路?
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 15:29:09
 
這句話前面是:沒有鉗位,反激理論上(假設無漏感)可以工作,無漏感的意思是只要漏感不顯著影響拓撲。

實際上,反激用RCD鉗位、把RCD鉗位換成RCD吸收、只用RC吸收、啥不用,都是可以工作的。只是效率和尖峰的區別而已。

YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-28 15:32:35
 
后面寫的卻是:但實際上有漏感,所以必須鉗位,否則不能工作。那么你說的這個鉗位,是不是這個RCD的鉗位。
nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-6-28 15:35:31
 
實際上,反激用RCD鉗位、把RCD鉗位換成RCD吸收、只用RC吸收、啥不用,都是可以工作的。只是效率和尖峰的區別而已。
典型電路是RCD鉗位,而且是對反射電壓Vr鉗位。被證明是最高效的處理反激漏感尖峰的方式(其他方法效果明顯不行)。
你215樓的方法,是對(Vin+Vr)的鉗位,只要Vin是穩定的,R對Vin放電,與典型電路(效率效果上)是等效的。
最理想的是對Vin鉗位,這也有C,但沒有R(無損的意思),這樣就可以全部回收漏感能量,但要雙(正)反激才行。
dianzi1987
  • 積分:415
  • |
  • 主題:1
  • |
  • 帖子:41
積分:415
LV6
高級工程師
  • 2017-7-21 18:44:11
 
幾位版主辛苦了,討論了這么多,你們是否有共識了?我看蒙圈了,能給個簡化粗暴的答案嗎?
1.RCD 的D接MOS D腳近些好,還是接變壓器sw腳近些好?

2.RCD里的RC更應該靠近電解還是靠近變壓器引腳?

nc965
  • 積分:57233
  • |
  • 主題:114
  • |
  • 帖子:18326
積分:57233
版主
  • 2017-7-21 22:47:55
 
D一C一電解一Rcs一MOS一D形成一個最小回路圈,變壓器原邊按最小回路接到這個圈上。
dianzi1987
  • 積分:415
  • |
  • 主題:1
  • |
  • 帖子:41
積分:415
LV6
高級工程師
  • 2017-7-22 08:43:21
 
好的,明白了。謝謝指點。
slslsl651
  • 積分:1967
  • |
  • 主題:27
  • |
  • 帖子:628
積分:1967
LV6
高級工程師
  • 2017-8-25 14:55:30
 
說實話,我也看蒙了,最后都不知道兩位版主討論的是不是同一個問題了。。
dudubo
  • 積分:105
  • |
  • 主題:1
  • |
  • 帖子:17
積分:105
LV2
本網技師
  • 2017-5-12 10:01:11
 
不錯,謝謝樓主的分享,受益匪淺,最近正在學習PCB的布線,現在還是小白一枚??戳四闾?,學習了不少經驗。希望能夠樓主交流交流。
zhang-xi-wang
  • 積分:188
  • |
  • 主題:2
  • |
  • 帖子:13
積分:188
LV2
本網技師
  • 2017-5-12 10:32:15
 
謝謝版主的分享,收獲很多
nan_nan
  • 積分:245
  • |
  • 主題:4
  • |
  • 帖子:25
積分:245
LV3
助理工程師
  • 2017-5-12 17:14:52
 
大家一起交流,很棒,學習了
舒行科
  • 積分:3454
  • |
  • 主題:17
  • |
  • 帖子:536
積分:3454
LV8
副總工程師
  • 2017-5-13 17:24:21
 
PCB布局走線對最后產品質量很關鍵,布局不合理,會有很多預想不到的問題出現哦。
caichengchao
  • 積分:1788
  • |
  • 主題:9
  • |
  • 帖子:123
積分:1788
LV6
高級工程師
  • 2017-5-15 16:40:26
 
進來學習
a422877308
  • 積分:2628
  • |
  • 主題:16
  • |
  • 帖子:490
積分:2628
LV8
副總工程師
  • 2017-5-20 15:41:18
 
前來頂貼!
sunlingsunhaiqi
  • 積分:2816
  • |
  • 主題:4
  • |
  • 帖子:228
積分:2816
LV7
實習版主
  • 2017-5-23 10:32:20
 
pcb布線規則是矛盾的, 怎么好不能僅僅限于某個位置,具體問題具體分析,所以請版主在描述時盡量詳細,以便分析討論,不然,討論是沒有意義的,就像你說的,人是活的,但是規則不是死的,也是活的。
st.you
  • 積分:11074
  • |
  • 主題:8
  • |
  • 帖子:3124
積分:11074
LV10
總工程師
  • 2017-5-25 17:35:33
 
畫板那么簡單容易的事,原理圖是關鍵,原理圖沒錯,,照著網絡隨便連,保證連得通
  哪那么多講究.
liaozhaocheng
  • 積分:6414
  • |
  • 主題:51
  • |
  • 帖子:1358
積分:6414
版主
  • 2017-5-27 13:11:23
 
直接自動布線就可以了
世紀電源網-九天
  • 積分:16223
  • |
  • 主題:554
  • |
  • 帖子:3704
積分:16223
超級版主
  • 2017-5-27 10:49:57
 
圍觀學習
舒行科
  • 積分:3454
  • |
  • 主題:17
  • |
  • 帖子:536
積分:3454
LV8
副總工程師
  • 2017-5-28 07:22:50
 
繪制一個PCB確實需要考慮很多因素,首先要滿足功能,然后板子盡量小點,如果要性能穩定,需要考慮不線的合理性。等等。
世紀電源網-編輯
  • 積分:11483
  • |
  • 主題:373
  • |
  • 帖子:872
積分:11483
管理員
  • 2017-6-2 11:38:51
 
歡迎版主繼續更新
zoudzy
  • zoudzy
  • 離線
  • LV6
  • 高級工程師
  • 積分:441
  • |
  • 主題:3
  • |
  • 帖子:17
積分:441
LV6
高級工程師
  • 2017-6-2 21:10:21
 
提升自己是最大的。。。。
lyh0739
  • 積分:774
  • |
  • 主題:3
  • |
  • 帖子:141
積分:774
LV6
高級工程師
  • 2017-6-4 10:52:37
 
周末來學習,
sony545154
  • 積分:420
  • |
  • 主題:0
  • |
  • 帖子:14
積分:420
LV6
高級工程師
  • 2017-6-5 15:01:12
 
很好的主題,看看學習一下,有疑問處還請版主不吝指教。
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-6-5 20:55:04
 
有問題大家可以一起交流。
yuyan
  • yuyan
  • 離線
  • LV8
  • 副總工程師
  • 積分:3193
  • |
  • 主題:204
  • |
  • 帖子:819
積分:3193
LV8
副總工程師
  • 2017-6-15 13:46:28
 
不錯的帖子。
linghuchong001
  • 積分:324
  • |
  • 主題:52
  • |
  • 帖子:16
積分:324
LV4
初級工程師
  • 2019-5-31 18:54:12
  • 倒數5
 
很好的學習帖子!
zhuyc
  • zhuyc
  • 離線
  • LV2
  • 本網技師
  • 積分:117
  • |
  • 主題:0
  • |
  • 帖子:7
積分:117
LV2
本網技師
  • 2017-6-19 13:04:23
 
希望可以持續更新
SkyCode
  • 積分:1255
  • |
  • 主題:104
  • |
  • 帖子:266
積分:1255
LV6
高級工程師
  • 2017-6-16 15:18:02
 
大神都喜歡研究PCB布線??!哈哈下午沒事來逛逛!支持版主!
Ziiiro
  • 積分:98
  • |
  • 主題:1
  • |
  • 帖子:4
積分:98
LV1
本網技工
  • 2017-6-19 13:31:24
 
學習學習
rise_sight
  • 積分:943
  • |
  • 主題:88
  • |
  • 帖子:221
積分:943
LV6
高級工程師
  • 2017-6-21 16:12:15
 
好貼!路過頂!
sfzhiye
  • 積分:288
  • |
  • 主題:5
  • |
  • 帖子:40
積分:288
LV3
助理工程師
  • 2017-6-28 11:59:10
 
版主厲害,收藏!
gst0311
  • 積分:362
  • |
  • 主題:7
  • |
  • 帖子:54
積分:362
LV4
初級工程師
  • 2017-7-11 17:34:25
 
感謝版主的分享
w553400786
  • 積分:206
  • |
  • 主題:0
  • |
  • 帖子:5
積分:206
LV3
助理工程師
  • 2017-7-14 13:58:10
 
兩位的討論非常深入細致,學習了!
peng2016
  • 積分:291
  • |
  • 主題:7
  • |
  • 帖子:37
積分:291
LV3
助理工程師
  • 2017-8-28 00:15:55
 
兩位討論真是干貨滿滿呀
yyy787
  • yyy787
  • 離線
  • LV8
  • 副總工程師
  • 積分:3992
  • |
  • 主題:6
  • |
  • 帖子:182
積分:3992
LV8
副總工程師
  • 2017-8-30 22:07:16
 
輸入端與輸出端的邊線應避免相鄰平行, 以免產生反射干擾。必要時應加地線隔離;兩相鄰層的布線要互相垂直,平行容易產生寄生耦合。
雞腿
  • 雞腿
  • 離線
  • LV8
  • 副總工程師
  • 積分:5013
  • |
  • 主題:33
  • |
  • 帖子:1775
積分:5013
LV8
副總工程師
  • 2017-9-5 10:17:25
 
版 主你好,這些年來我反復在下圖左右兩種走線方式之間猶豫徘徊,我的本意是右圖好過左圖,多數時候也按右圖走線,然而市面上幾乎都是按左圖走線的,哪怕繞到天涯海角也按左圖走,想問下版主你的意見。

Snap1.jpg (177.03 KB, 下載次數: 62)

Snap1.jpg
YTDFWANGWEI
  • 積分:99983
  • |
  • 主題:139
  • |
  • 帖子:44044
積分:99983
版主
  • 2017-9-5 12:46:37
 
znz23456
  • 積分:1259
  • |
  • 主題:1
  • |
  • 帖子:48
積分:1259
LV6
高級工程師
  • 2017-9-21 06:56:10
 
不錯的內容學習了
goodyisheng213
  • 積分:1104
  • |
  • 主題:5
  • |
  • 帖子:296
積分:1104
LV6
高級工程師
  • 2017-9-28 14:35:00
 
很好,學習了
戈乾001
  • 積分:1762
  • |
  • 主題:11
  • |
  • 帖子:59
積分:1762
LV6
高級工程師
  • 2017-10-22 12:37:37
 
畫板要畫好也是需要經驗和耐心的
yby123
  • yby123
  • 離線
  • LV8
  • 副總工程師
  • 積分:3102
  • |
  • 主題:0
  • |
  • 帖子:59
積分:3102
LV8
副總工程師
  • 2017-10-27 22:51:41
 
非常適合初學者資料。
mars5514
  • 積分:2376
  • |
  • 主題:15
  • |
  • 帖子:149
積分:2376
LV8
副總工程師
  • 2017-11-3 15:18:26
 
外殼接地一般都用什么方法
hellokv1688
  • 積分:1489
  • |
  • 主題:0
  • |
  • 帖子:5
積分:1489
LV6
高級工程師
  • 2017-11-7 10:15:04
 
很好,學習學習
Reue
  • Reue
  • 離線
  • LV4
  • 初級工程師
  • 積分:302
  • |
  • 主題:3
  • |
  • 帖子:65
積分:302
LV4
初級工程師
  • 2017-11-7 11:46:56
 
我也要多多學習,不過個人覺得布線還是要精練才好,線要盡量的短
Coming.Lu
  • 積分:47292
  • |
  • 主題:39
  • |
  • 帖子:15626
積分:47292
版主
  • 2017-11-7 11:57:56
 
并不是要盡量短哦。
或者說,并不是盡量短為最優先。
應是在其它方面合理的前題下,再盡量短。
我叫陳長生
  • 積分:64
  • |
  • 主題:0
  • |
  • 帖子:18
積分:64
LV1
本網技工
  • 2017-12-8 21:39:13
 
感謝樓主分享,真的很不錯哦,,,一只路過的PCB萌新
我叫陳長生
  • 積分:64
  • |
  • 主題:0
  • |
  • 帖子:18
積分:64
LV1
本網技工
  • 2017-12-9 17:30:23
 
C:\圖
ZhjKGDY
  • 積分:1711
  • |
  • 主題:7
  • |
  • 帖子:25
積分:1711
LV6
高級工程師
  • 2017-12-11 21:30:11
 
請注意爬電距離
李雄
  • 積分:24
  • |
  • 主題:0
  • |
  • 帖子:6
積分:24
LV1
本網技工
  • 2017-12-13 09:30:19
 
學習來了,贊一個
Reue
  • Reue
  • 離線
  • LV4
  • 初級工程師
  • 積分:302
  • |
  • 主題:3
  • |
  • 帖子:65
積分:302
LV4
初級工程師
  • 2017-12-15 17:35:17
 
搬個小板凳,學習學習
conquor
  • 積分:95
  • |
  • 主題:0
  • |
  • 帖子:11
積分:95
LV1
本網技工
  • 2018-1-20 09:50:33
 
好的主題,看看學習一下
san3san
  • 積分:263
  • |
  • 主題:1
  • |
  • 帖子:63
積分:263
LV3
助理工程師
  • 2018-2-5 12:04:59
 
進來學習下
muzhengdong
  • 積分:2592
  • |
  • 主題:7
  • |
  • 帖子:154
積分:2592
LV8
副總工程師
  • 2018-3-11 08:41:33
 
理論和經驗差距是蠻大的啊
xiaomujie
  • 積分:102
  • |
  • 主題:1
  • |
  • 帖子:12
積分:102
LV2
本網技師
  • 2018-4-4 14:53:36
 
好棒的帖子,學習學習!
yu309262908
  • 積分:1141
  • |
  • 主題:93
  • |
  • 帖子:251
積分:1141
LV6
高級工程師
  • 2018-4-4 14:34:09
 
好好學習
jingjingge
  • 積分:3691
  • |
  • 主題:416
  • |
  • 帖子:852
積分:3691
LV8
副總工程師
  • 2018-4-11 17:12:54
 
來學習
S329336579
  • 積分:439
  • |
  • 主題:2
  • |
  • 帖子:18
積分:439
LV6
高級工程師
  • 2018-4-13 09:12:42
 
這種帖子很受用
zhang0326
  • 積分:811
  • |
  • 主題:8
  • |
  • 帖子:111
積分:811
LV6
高級工程師
  • 2018-7-24 08:22:48
 
學習學習
Diasy
  • Diasy
  • 離線
  • LV2
  • 本網技師
  • 積分:105
  • |
  • 主題:0
  • |
  • 帖子:1
積分:105
LV2
本網技師
  • 2018-11-14 16:38:36
 
學習了,關于退耦電容這塊我也認為應該靠近VCC
Jerrylau
  • 積分:296
  • |
  • 主題:1
  • |
  • 帖子:18
積分:296
LV3
助理工程師
  • 2018-12-9 18:01:48
 
很多學習資料,都有點應接不暇了,電源網的新人,有進了大觀園的感覺
I123456
  • 積分:189
  • |
  • 主題:4
  • |
  • 帖子:19
積分:189
LV2
本網技師
  • 2019-4-13 19:46:35
  • 倒數9
 
很多學習資料,都有點應接不暇了,電源網的新人,有進了大觀園的感覺
MAO123456
  • 積分:25
  • |
  • 主題:0
  • |
  • 帖子:5
積分:25
LV1
本網技工
  • 2019-6-5 16:43:15
  • 倒數4
 
很好的資料
xiaotian2016
  • 積分:96
  • |
  • 主題:0
  • |
  • 帖子:16
積分:96
LV1
本網技工
  • 2019-6-6 14:05:56
  • 倒數3
 
學習學習!
熱門技術、經典電源設計資源推薦

世紀電源網總部

地 址:天津市南開區黃河道大通大廈5層

電 話:400-022-5587

傳 真:(022)27690960

郵 編:300110

E-mail:21dy#21dianyuan.com(#換成@)

世紀電源網分部

廣 東:(0755)28285637 /(13823562357)

北 京:(010)69525295 /(15901552591)

上 海:(021)24200688 /(13585599008)

香 港:HK(852)92121212

China(86)15220029145

網站簡介 | 網站幫助 | 意見反饋 | 聯系我們 | 廣告服務 | 法律聲明 | 友情鏈接 | 清除Cookie | 小黑屋 | 不良信息舉報

Copyright 2008-2019 21dianyuan.com All Rights Reserved    備案許可證號為:津ICP備10002348

PK10全天计划网页版 全天北京PK10开奖计划 腾讯分分彩计划网 腾讯分分彩开奖历史 5分11选5万位计划